//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Sat Apr 12 09:10:49 2014
// Parameters for CoreResetP
//--------------------------------------------------------------------


parameter DDR_WAIT = 200;
parameter DEVICE_VOLTAGE = 2;
parameter ENABLE_SOFT_RESETS = 0;
parameter EXT_RESET_CFG = 0;
parameter FDDR_IN_USE = 0;
parameter MDDR_IN_USE = 1;
parameter SDIF0_IN_USE = 0;
parameter SDIF0_PCIE = 0;
parameter SDIF0_PCIE_HOTRESET = 1;
parameter SDIF0_PCIE_L2P2 = 1;
parameter SDIF1_IN_USE = 0;
parameter SDIF1_PCIE = 0;
parameter SDIF1_PCIE_HOTRESET = 1;
parameter SDIF1_PCIE_L2P2 = 1;
parameter SDIF2_IN_USE = 0;
parameter SDIF2_PCIE = 0;
parameter SDIF2_PCIE_HOTRESET = 1;
parameter SDIF2_PCIE_L2P2 = 1;
parameter SDIF3_IN_USE = 0;
parameter SDIF3_PCIE = 0;
parameter SDIF3_PCIE_HOTRESET = 1;
parameter SDIF3_PCIE_L2P2 = 1;
