// --------------------------------------
// CoreABC SERDES Initialization Sequence
// --------------------------------------

// SYSTEM_CONFIG_PHY_MODE_1
APBWRT DAT 0 0xa028 0x40F
// LANE2_PHY_RESET_OVERRIDE
APBWRT DAT 0 0x9998 0x30
// LANE2_CR0
APBWRT DAT 0 0x9800 0x80
// LANE2_ERRCNT_DEC
APBWRT DAT 0 0x9804 0x20
// LANE2_RXIDLE_MAX_ERRCNT_THR
APBWRT DAT 0 0x9808 0xF8
// LANE2_IMPED_RATIO
APBWRT DAT 0 0x980c 0x80
// LANE2_PLL_M_N
APBWRT DAT 0 0x9814 0x13
// LANE2_CNT250NS_MAX
APBWRT DAT 0 0x9818 0x19
// LANE2_TX_AMP_RATIO
APBWRT DAT 0 0x9824 0x80
// LANE2_TX_PST_RATIO
APBWRT DAT 0 0x9828 0x15
// LANE2_ENDCALIB_MAX
APBWRT DAT 0 0x9830 0x10
// LANE2_CALIB_STABILITY_COUNT
APBWRT DAT 0 0x9834 0x38
// LANE2_RX_OFFSET_COUNT
APBWRT DAT 0 0x983c 0x70
// LANE2_GEN1_TX_PLL_CCP
APBWRT DAT 0 0x99d4 0x2
// LANE2_GEN1_RX_PLL_CCP
APBWRT DAT 0 0x99d8 0x2
// LANE2_PHY_RESET_OVERRIDE
APBWRT DAT 0 0x9998 0x0
// LANE2_UPDATE_SETTINGS
APBWRT DAT 0 0x9a00 0x1
// SYSTEM_CONFIG_PHY_MODE_1
APBWRT DAT 0 0xa028 0xF0F

// Set CONFIG1_DONE to '1'
APBWRT DAT 0 0x2000 0x1

// Wait for SDIF_RELEASE assertion
$WaitSdifRelease
APBREAD 0 0x2004
AND 0x02
JUMP IF ZERO $WaitSdifRelease

// Set CONFIG2_DONE to '1'
APBWRT DAT 0 0x2000 0x3

HALT
