<?xml version="1.0" encoding="UTF-8" standalone="no" ?>
<?xml-stylesheet href="rptstyle.xsl" type="text/xsl" ?>
<doc>
<text>SmartTime Version 11.7.0.119</text>
<text>Microsemi Corporation - Microsemi Libero Software Release v11.7 (Version 11.7.0.119)
Date: Fri Feb 19 14:21:36 2016 </text>
<table>
<header>
</header>
<row>
 <cell>Design</cell>
 <cell>PCIE_HPDMA_top</cell>
</row>
<row>
 <cell>Family</cell>
 <cell>SmartFusion2</cell>
</row>
<row>
 <cell>Die</cell>
 <cell>M2S090TS</cell>
</row>
<row>
 <cell>Package</cell>
 <cell>484 FBGA</cell>
</row>
<row>
 <cell>Temperature Range</cell>
 <cell>0 - 85 C</cell>
</row>
<row>
 <cell>Voltage Range</cell>
 <cell>1.14 - 1.26 V</cell>
</row>
<row>
 <cell>Speed Grade</cell>
 <cell>-1</cell>
</row>
<row>
 <cell>Design State</cell>
 <cell>Post-Layout</cell>
</row>
<row>
 <cell>Analysis Min Case</cell>
 <cell>BEST</cell>
</row>
<row>
 <cell>Analysis Max Case</cell>
 <cell>WORST</cell>
</row>
<row>
 <cell>Scenario for Timing Analysis</cell>
 <cell>Primary</cell>
</row>
</table>
<text></text>
<text></text>
<section>
<name>Coverage Summary</name>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Met</cell>
 <cell>Violated</cell>
 <cell>Untested</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>      1633</cell>
 <cell>         0</cell>
 <cell>        14</cell>
 <cell>      1647</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>       287</cell>
 <cell>         0</cell>
 <cell>       118</cell>
 <cell>       405</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         8</cell>
 <cell>         8</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>      1920</cell>
 <cell>         0</cell>
 <cell>       140</cell>
 <cell>      2060</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>      1633</cell>
 <cell>         0</cell>
 <cell>        14</cell>
 <cell>      1647</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>       287</cell>
 <cell>         0</cell>
 <cell>       118</cell>
 <cell>       405</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         8</cell>
 <cell>         8</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>      1920</cell>
 <cell>         0</cell>
 <cell>       140</cell>
 <cell>      2060</cell>
</row>
</table>
<section>
<name>Clock domain: </name>
<text>PCIE_HPDMA_0/CCC_0/CCC_INST/INST_CCC_IP:GL0</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Met</cell>
 <cell>Violated</cell>
 <cell>Untested</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>      1255</cell>
 <cell>         0</cell>
 <cell>        12</cell>
 <cell>      1267</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>       253</cell>
 <cell>         0</cell>
 <cell>         6</cell>
 <cell>       259</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         8</cell>
 <cell>         8</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>      1508</cell>
 <cell>         0</cell>
 <cell>        26</cell>
 <cell>      1534</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>      1255</cell>
 <cell>         0</cell>
 <cell>        12</cell>
 <cell>      1267</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>       253</cell>
 <cell>         0</cell>
 <cell>         6</cell>
 <cell>       259</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         8</cell>
 <cell>         8</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>      1508</cell>
 <cell>         0</cell>
 <cell>        26</cell>
 <cell>      1534</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text> - Max input delay constraint missing on  ports:</text>
<text>   </text>
<list>
 <item>GPIO_10_F2M</item>
 <item>GPIO_11_F2M</item>
 <item>GPIO_8_F2M</item>
 <item>GPIO_9_F2M</item>
 <item>SWITCH</item>
</list>
<text></text>
<text> - Min input delay constraint missing on  ports:</text>
<text>   </text>
<list>
 <item>GPIO_10_F2M</item>
 <item>GPIO_11_F2M</item>
 <item>GPIO_8_F2M</item>
 <item>GPIO_9_F2M</item>
 <item>SWITCH</item>
</list>
<text></text>
<text></text>
<text> - Max output delay constraint missing on  ports:</text>
<text>   </text>
<list>
 <item>GPIO_0_M2F</item>
 <item>GPIO_1_M2F</item>
 <item>GPIO_2_M2F</item>
 <item>GPIO_3_M2F</item>
 <item>GPIO_4_M2F</item>
 <item>GPIO_5_M2F</item>
 <item>GPIO_6_M2F</item>
 <item>GPIO_7_M2F</item>
</list>
<text></text>
<text> - Min output delay constraint missing on  ports:</text>
<text>   </text>
<list>
 <item>GPIO_0_M2F</item>
 <item>GPIO_1_M2F</item>
 <item>GPIO_2_M2F</item>
 <item>GPIO_3_M2F</item>
 <item>GPIO_4_M2F</item>
 <item>GPIO_5_M2F</item>
 <item>GPIO_6_M2F</item>
 <item>GPIO_7_M2F</item>
</list>
<text></text>
<text></text>
<text> - Setup not checked for the following pins:</text>
<text>   </text>
<list>
 <item>DEBOUNCE_0/DFF1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/ddr_settled_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/release_sdif0_core_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/release_sdif1_core_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/sdif0_spll_lock_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/sm0_state[0]:D</item>
 <item>PCIE_HPDMA_0/CoreAHBLite_0/matrix4x16/slavestage_1/slave_arbiter/arbRegSMCurrentState[13]:D</item>
 <item>PCIE_HPDMA_0/CoreAHBLite_1/matrix4x16/slavestage_16/slave_arbiter/arbRegSMCurrentState[13]:D</item>
 <item>PCIE_HPDMA_0/PCIE_HPDMA_MSS_0/MSS_ADLIB_INST/INST_MSS_075_IP:MGPIO10A_F2H_GPIN</item>
 <item>PCIE_HPDMA_0/PCIE_HPDMA_MSS_0/MSS_ADLIB_INST/INST_MSS_075_IP:MGPIO11A_F2H_GPIN</item>
 <item>PCIE_HPDMA_0/PCIE_HPDMA_MSS_0/MSS_ADLIB_INST/INST_MSS_075_IP:MGPIO8A_F2H_GPIN</item>
 <item>PCIE_HPDMA_0/PCIE_HPDMA_MSS_0/MSS_ADLIB_INST/INST_MSS_075_IP:MGPIO9A_F2H_GPIN</item>
</list>
<text></text>
<text> - Recovery not checked for the following pins:</text>
<text>   </text>
<list>
 <item>PCIE_HPDMA_0/CORERESETP_0/FIC_2_APB_M_PRESET_N_clk_base:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/FIC_2_APB_M_PRESET_N_q1:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/POWER_ON_RESET_N_clk_base:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/POWER_ON_RESET_N_q1:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/RESET_N_M2F_clk_base:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/RESET_N_M2F_q1:ALn</item>
</list>
<text></text>
<text> - Hold not checked for the following pins:</text>
<text>   </text>
<list>
 <item>DEBOUNCE_0/DFF1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/ddr_settled_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/release_sdif0_core_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/release_sdif1_core_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/sdif0_spll_lock_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/sm0_state[0]:D</item>
 <item>PCIE_HPDMA_0/CoreAHBLite_0/matrix4x16/slavestage_1/slave_arbiter/arbRegSMCurrentState[13]:D</item>
 <item>PCIE_HPDMA_0/CoreAHBLite_1/matrix4x16/slavestage_16/slave_arbiter/arbRegSMCurrentState[13]:D</item>
 <item>PCIE_HPDMA_0/PCIE_HPDMA_MSS_0/MSS_ADLIB_INST/INST_MSS_075_IP:MGPIO10A_F2H_GPIN</item>
 <item>PCIE_HPDMA_0/PCIE_HPDMA_MSS_0/MSS_ADLIB_INST/INST_MSS_075_IP:MGPIO11A_F2H_GPIN</item>
 <item>PCIE_HPDMA_0/PCIE_HPDMA_MSS_0/MSS_ADLIB_INST/INST_MSS_075_IP:MGPIO8A_F2H_GPIN</item>
 <item>PCIE_HPDMA_0/PCIE_HPDMA_MSS_0/MSS_ADLIB_INST/INST_MSS_075_IP:MGPIO9A_F2H_GPIN</item>
</list>
<text></text>
<text> - Removal not checked for the following pins:</text>
<text>   </text>
<list>
 <item>PCIE_HPDMA_0/CORERESETP_0/FIC_2_APB_M_PRESET_N_clk_base:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/FIC_2_APB_M_PRESET_N_q1:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/POWER_ON_RESET_N_clk_base:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/POWER_ON_RESET_N_q1:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/RESET_N_M2F_clk_base:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/RESET_N_M2F_q1:ALn</item>
</list>
<text></text>
</section>
</section>
<section>
<name>Clock domain: </name>
<text>PCIE_HPDMA_0/FABOSC_0/I_RCOSC_25_50MHZ:CLKOUT</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Met</cell>
 <cell>Violated</cell>
 <cell>Untested</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>        59</cell>
 <cell>         0</cell>
 <cell>         2</cell>
 <cell>        61</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>        34</cell>
 <cell>         0</cell>
 <cell>         2</cell>
 <cell>        36</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>        93</cell>
 <cell>         0</cell>
 <cell>         4</cell>
 <cell>        97</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>        59</cell>
 <cell>         0</cell>
 <cell>         2</cell>
 <cell>        61</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>        34</cell>
 <cell>         0</cell>
 <cell>         2</cell>
 <cell>        36</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>        93</cell>
 <cell>         0</cell>
 <cell>         4</cell>
 <cell>        97</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text></text>
<text></text>
<text> - Setup not checked for the following pins:</text>
<text>   </text>
<list>
 <item>PCIE_HPDMA_0/CORERESETP_0/count_ddr_enable_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/count_sdif0_enable_q1:D</item>
</list>
<text></text>
<text> - Recovery not checked for the following pins:</text>
<text>   </text>
<list>
 <item>PCIE_HPDMA_0/CORERESETP_0/sdif0_areset_n_rcosc:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/sm0_areset_n_rcosc_q1:ALn</item>
</list>
<text></text>
<text> - Hold not checked for the following pins:</text>
<text>   </text>
<list>
 <item>PCIE_HPDMA_0/CORERESETP_0/count_ddr_enable_q1:D</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/count_sdif0_enable_q1:D</item>
</list>
<text></text>
<text> - Removal not checked for the following pins:</text>
<text>   </text>
<list>
 <item>PCIE_HPDMA_0/CORERESETP_0/sdif0_areset_n_rcosc:ALn</item>
 <item>PCIE_HPDMA_0/CORERESETP_0/sm0_areset_n_rcosc_q1:ALn</item>
</list>
<text></text>
</section>
</section>
<section>
<name>Clock domain: </name>
<text>FIC2_CLK</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Met</cell>
 <cell>Violated</cell>
 <cell>Untested</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>       319</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>       319</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>       110</cell>
 <cell>       110</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>       319</cell>
 <cell>         0</cell>
 <cell>       110</cell>
 <cell>       429</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>       319</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>       319</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>       110</cell>
 <cell>       110</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>       319</cell>
 <cell>         0</cell>
 <cell>       110</cell>
 <cell>       429</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text></text>
<text></text>
<text> - Recovery not checked for the following pins(first one hundred):</text>
<text>   </text>
<list>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[0]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[10]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[11]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[12]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[13]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[14]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[15]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[16]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[17]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[18]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[19]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[1]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[20]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[21]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[22]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[23]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[24]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[25]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[26]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[27]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[28]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[29]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[2]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[30]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[31]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[3]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[4]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[5]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[6]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[7]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[8]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[9]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PREADY:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PSLVERR:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/INIT_DONE_q1:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/INIT_DONE_q2:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/MDDR_PENABLE:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/SDIF0_PENABLE:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/SDIF_RELEASED_q1:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/SDIF_RELEASED_q2:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/control_reg_1[0]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/control_reg_1[1]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[10]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[11]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[12]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[13]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[14]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[15]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[2]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[3]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[4]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[5]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[6]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[7]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[8]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[9]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/psel:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[0]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[10]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[11]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[12]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[13]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[14]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[15]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[16]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[17]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[18]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[19]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[1]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[20]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[21]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[22]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[23]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[24]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[25]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[26]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[27]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[28]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[29]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[2]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[30]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[31]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[3]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[4]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[5]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[6]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[7]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[8]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[9]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwrite:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[0]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[10]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[11]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[12]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[13]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[14]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[15]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[16]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[1]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[2]:ALn</item>
</list>
<text></text>
<text> - Removal not checked for the following pins(first one hundred):</text>
<text>   </text>
<list>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[0]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[10]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[11]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[12]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[13]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[14]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[15]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[16]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[17]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[18]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[19]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[1]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[20]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[21]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[22]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[23]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[24]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[25]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[26]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[27]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[28]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[29]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[2]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[30]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[31]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[3]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[4]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[5]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[6]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[7]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[8]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PRDATA[9]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PREADY:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/FIC_2_APB_M_PSLVERR:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/INIT_DONE_q1:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/INIT_DONE_q2:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/MDDR_PENABLE:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/SDIF0_PENABLE:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/SDIF_RELEASED_q1:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/SDIF_RELEASED_q2:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/control_reg_1[0]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/control_reg_1[1]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[10]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[11]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[12]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[13]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[14]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[15]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[2]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[3]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[4]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[5]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[6]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[7]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[8]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/paddr[9]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/psel:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[0]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[10]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[11]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[12]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[13]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[14]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[15]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[16]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[17]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[18]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[19]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[1]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[20]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[21]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[22]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[23]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[24]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[25]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[26]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[27]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[28]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[29]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[2]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[30]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[31]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[3]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[4]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[5]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[6]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[7]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[8]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwdata[9]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/pwrite:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[0]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[10]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[11]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[12]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[13]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[14]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[15]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[16]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[1]:ALn</item>
 <item>PCIE_HPDMA_0/CORECONFIGP_0/soft_reset_reg[2]:ALn</item>
</list>
<text></text>
</section>
</section>
<section>
<name>Input to Output</name>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Met</cell>
 <cell>Violated</cell>
 <cell>Untested</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Output Setup</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
</row>
<separator/>
<row>
 <cell>Output Hold</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
 <cell>         0</cell>
</row>
</table>
</section>
</section>
</doc>
