//--------------------------------------------------------------------
// Created by Actel SmartDesign Mon Sep 16 10:58:45 2013
// Parameters for CoreAHBLite
//--------------------------------------------------------------------


parameter FAMILY = 19;
parameter HADDR_SHG_CFG = 1;
parameter HDL_license = "U";
parameter M0_AHBSLOT0ENABLE = 0;
parameter M0_AHBSLOT1ENABLE = 0;
parameter M0_AHBSLOT2ENABLE = 0;
parameter M0_AHBSLOT3ENABLE = 0;
parameter M0_AHBSLOT4ENABLE = 0;
parameter M0_AHBSLOT5ENABLE = 0;
parameter M0_AHBSLOT6ENABLE = 0;
parameter M0_AHBSLOT7ENABLE = 0;
parameter M0_AHBSLOT8ENABLE = 0;
parameter M0_AHBSLOT9ENABLE = 0;
parameter M0_AHBSLOT10ENABLE = 0;
parameter M0_AHBSLOT11ENABLE = 0;
parameter M0_AHBSLOT12ENABLE = 0;
parameter M0_AHBSLOT13ENABLE = 0;
parameter M0_AHBSLOT14ENABLE = 0;
parameter M0_AHBSLOT15ENABLE = 0;
parameter M0_AHBSLOT16ENABLE = 0;
parameter M1_AHBSLOT0ENABLE = 0;
parameter M1_AHBSLOT1ENABLE = 0;
parameter M1_AHBSLOT2ENABLE = 0;
parameter M1_AHBSLOT3ENABLE = 0;
parameter M1_AHBSLOT4ENABLE = 0;
parameter M1_AHBSLOT5ENABLE = 0;
parameter M1_AHBSLOT6ENABLE = 0;
parameter M1_AHBSLOT7ENABLE = 0;
parameter M1_AHBSLOT8ENABLE = 0;
parameter M1_AHBSLOT9ENABLE = 0;
parameter M1_AHBSLOT10ENABLE = 0;
parameter M1_AHBSLOT11ENABLE = 0;
parameter M1_AHBSLOT12ENABLE = 0;
parameter M1_AHBSLOT13ENABLE = 0;
parameter M1_AHBSLOT14ENABLE = 0;
parameter M1_AHBSLOT15ENABLE = 0;
parameter M1_AHBSLOT16ENABLE = 1;
parameter MEMSPACE = 1;
parameter SC_0 = 1;
parameter SC_1 = 0;
parameter SC_2 = 1;
parameter SC_3 = 0;
parameter SC_4 = 1;
parameter SC_5 = 0;
parameter SC_6 = 1;
parameter SC_7 = 0;
parameter SC_8 = 0;
parameter SC_9 = 0;
parameter SC_10 = 0;
parameter SC_11 = 0;
parameter SC_12 = 0;
parameter SC_13 = 0;
parameter SC_14 = 0;
parameter SC_15 = 0;
parameter testbench = "User";
